検索

トップページ

担当別５０音一覧

科目	ハードウェア記述言語	区分	メディアネットワーク学科科目群
授業コード	1392180	開設セメスター	5S
曜日・時限	春　月/34	単位数	2単位
担当者名	山本　庸介

授業の概要

現在、テレビ・ビデオ・オーディオ・携帯電話などの製品のコア技術は、ディジタル回路である。その基礎をなすブール代数・論理回路を実現する、回路設計を人手で行うことは不可能になってきているため、ディジタル回路の設計は、ハードウェア記述言語と論理合成ツールを用いるのが常識となっている。本授業はハードウェア記述言語によって、マイコンを設計できるようにする。これを通して設計演習を通して効率的なディジタル回路設計手法を体得する｡

到達目標	①ハードウェア記述言語の文法を理解し、ネットリストとテストベンチを記述できる。 ②論理シミレータをつかって論理シミュレーションが出来る。 ③NAND回路や加算回路などの組み合わせ回路の設計ができる。 ④フリップフロップやレジスタなどの順序回路の設計ができる。 ⑤上記の小規模な回路の検証を設計財産として積み上げ、これを基にした大規模回路設計ができる ⑥大規模回路設計の例として簡単なマイクロプロセッサの設計ができる ⑦論理検証の方法を理解し、誤りのない回路設計ができる ⑧クリティカルパス遅延時間を正しく理解し、タイミングのずれをおこさない回路設計ができる

授業計画	テーマ	内容	学習課題
第1回目	現代の集積回路設計と論理設計	授業の概要説明と集積回路設計のハイアラーキ、回路設計の役割分担とＶｅｒｉｌｏｇ	シラバスを確認しておく
第2回目	ソフトのインストール	ＳｉｌｏｓⅢのインストールとＶｅｒｉｌｏｇによる回路記述、論理シミュレーション	ＳｉｌｏｓⅢのインストールを自分でもやってみる。
第3回目	Ｖｅｒｉｌｏｇの基本文法の説明	半加算回路を例にとって基本文法の説明、シミュレーションの流しかたを練習する	２年生までにならった論理回路を組んでみる。以後の授業では原則として全回レポートを提出する。
第4回目	全加算回路の設計	セレクタとハーフアダー、論理合成、ＣＭＯＳインプリメントと最適化	授業でまなぶ回路の機能を調べておくこと。また授業後には、授業でやった回路は完全に設計できるようにしておく。
第5回目	４ビット加算回路の設計	４ビットフルアダーの設計	４ビットフルアダーの機能を調べておくこと。また授業後には、４ビットフルアダーは完全に設計できるようにしておく。
第6回目	出力リスト命令	＄ｍｏｎｉｔｏｒのプログラミングによって、検証しやすい出力フォーマットを工夫する	＄ｍｏｎｉｔｏｒのプログラミングによって、３種以上の出力フォーマットを作る
第7回目	多ビット表現による回路設計	４ビット加算回路を多ビット表現で設計	４ビット加算回路の構成を予習しておき、授業後は、多ビット表現で設計できるようにしておく。
第8回目	多ビット表現におけるテストベンチの記述方法	テストベンチの記述方法と、人間が検証しやすい出力信号の作成と検証	授業後に多ビット表現でテストベンチを設計できるようにしておく。
第9回目	エクセルをつかった検証	動作説明とシミュレーション	エクセルが自分のパソコンに入っていることを確認し、関数機能を復習しておく。授業後は、いままでならったすべての回路をエクセルで検証しておく
第10回目	８ビット加算回路	８ビット加算回路、１６ビット加算回路、２進数をつかった出力とその検証	１ビット加算回路やセレクタからはじめ、８ビット加算回路、１６ビット加算回路など、多ビットになったときに状態の数が爆発的に増えることを体験しておく
第11回目	様々な加算回路の設計	様々な加算回路の設計　展開定理　を用いた回路設計	展開定理を復習しておく。授業後には展開定理をつかって、いままでにならったすべての回路が設計できるようにしておく
第12回目	遅延時間評価	遅延時間とはなにか、エクセルをつかった遅延時間の求め方をまなぶ	エクセルをつかって、いままでにならったすべての回路の遅延時間を求めておく
第13回目	クリティカルパス遅延評価	クリティカルパス遅延評価のための全遷移状態の検証	エクセルをつかって、いままでにならったすべての回路のクリティカルパス遅延を求めておく
第14回目	ミニコンピュータの設計	トライステートバッファ、レジスタ、７セグメントデコーダ、キーボードなどの部分回路の設計	ミニコンピュータの構成やトライステートバッファ、レジスタ、７セグメントデコーダ、キーボードなどの部分回路を復習しておく。授業後は、これらの部分回路をＶｅｒｉｌｏｇで設計検証する。
第15回目	ミニコンピュータの設計	ミニコンピュータ全体の組み立て、動作の検証	ミニコンピュータ回路全体をＶｅｒｉｌｏｇで設計検証しておく。

教科書	特に指定しない。必要に応じてプリントを配布する。シミレーションができるノートパソコンが必要である。
参考文献	ディジタル回路とVerilog-HDL 著者:並木秀明ほか　出版社:技術評論社 HDLによるVLSI設計　著者:深山正幸ほか　出版社:共立出版株式会社　など
成績評価方法	期末試験は行わず、到達目標別のレポートによって評価する。授業でのアクティビティー(受け答えやミニレポート)で10%、合計を100点満点とする。論理回路そのものに対する理解とハードウェア記述言語を用いた検証技術の達成度、身の回りの制御回路を論理回路で構成する実用的な能力の達成度に着目してその到達度を評価する。成績は学則にのっとり、SABCFで評価、出席が3/4に満たないものはFとする。
そのほか受講者への指示／メッセージ	メッセージ ハードウエア記述言語を用いて回路設計技術者は社会で嘱望されています。身の回りにある携帯電話やコンピュータ、ゲーム機、家電、車など、すべて新製品開発はこの回路設計からスタートします。常に身の回りの制御回路がどのような論理回路で構成されているかを自分で考えられる能力と探究心を養ってほしい。また、自分で考えてみたことをシミレータを用いて自ら検証し、試行錯誤をしながら設計が出来るスキルを身に付けてほしい。 　履修条件としては、必須ではないが｢ディジタル数学｣、｢コンピューターハードウェア｣などの科目を履修していることが望ましい(必須ではない)