授業計画 | テーマ | 内容 |
第1回目 | 集積回路の設計とは | 現代の集積回路設計と論理設計 （集積回路設計のハイアラーキ、回路設計の役割分担とＶｅｒｉｌｏｇ） |
第2回目 | 設計環境の基礎知識 | ＭａｃとＵＮＩＸの環境とＶｉエディターの使用法 |
第3回目 | 論理シミュレータ
Ｖｅｒｉｌｏｇ | Ｖｅｒｉｌｏｇの紹介とセレクタの設計 （セレクタの機能を完全に証明する為、何通りの入力設定が必要か？） |
第4回目 | ド・モルガンの定理 | ﾄﾞ・モルガンの定理とＶｅｒｉｌｏｇ |
第5回目 | 簡単な論理回路の設計 | セレクタとハーフアダー、論理合成、ＣＭＯＳインプリメント（最適化） |
第6回目 | ビット表現 | ビット表現 （４ビットフルアダー） |
第7回目 | シミュレーションの出力方法 | Ｖｅｒｉｌｏｇの出力リストコマンド （検証しやすい出力フォーマットを工夫する） |
第8回目 | 遅延時間評価 | 遅延時間の評価 （セレクタ、４ビットフルアダ－、遅延時間評価には、入力組み合わせと入力順序を考慮） |
第9回目 | フリップフロップ | ＲＳフリップフロップ（動作説明とシミュレーション） |
第10回目 | Ｄラッチ | ＤラッチとＤＦＦ （Ｄラッチの不備をシミュレーションで確認し、ＤＦＦでは大丈夫なことを示す） |
第11回目 | ＤＦＦ | ＤＦＦのシミュレーション （ＤＦＦの機能評価にも、入力組み合わせと前後の入力順序を考慮） |
第12回目 | データフローレベル | データフローレベルによる回路設計 （ビット演算子と条件演算子を用いた記述を学習） |
第13回目 | ビヘイビアレベル | ビヘイビアレベルによる回路設計 （さらに高度なビヘイビアレベル演算子を用いた記述を学習） |
第14回目 | マイクロプロセッサ | Ｖｅｒｉｌｏｇを用いてマイクロプロセッサの設計の考え方を学習する。 |
第15回目 | マイクロプロセッサ | マイクロプロセッサの設計をおこなう |